Lỗi xuất hiện khi bạn tắt JavaScript trên trình duyệt. Một số chức năng trên trang này sẽ không hoạt động trừ khi bạn đăng nhập.

Bạn gặp lỗi?

EK-VMK180-G-J

Hình ảnh chỉ để tham khảo
Xem Thông số kỹ thuật sản phẩm

Mã của Mouser

217-EK-VMK180-G-J

Số nhà sản xuất:

EK-VMK180-G-J

Nsx:

AMD / Xilinx

Mô tả:

Programmable Logic IC Development Tools Xilinx Versal Prime VMK180 Evaluation Kit, Japan Specific, Power Supply Not Included

Bảng dữ liệu:

EK-VMK180-G-J Bảng dữ liệu

Thêm Thông tin

Tìm hiểu thêm về AMD / Xilinx EK-VMK180-G-J

Hạn chế giao hàng:

Mouser hiện không bán sản phẩm này tại khu vực của bạn.

Sẵn có

Tồn kho:: Đã xảy ra lỗi ngoài dự kiến. Vui lòng thử lại sau.

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Đặc tính Sản phẩm	Thuộc tính giá trị	Chọn thuộc tính
Nhà sản xuất:	AMD
Danh mục Sản phẩm:	Công cụ phát triển IC logic lập trình được
Hạn chế giao hàng:	Mouser hiện không bán sản phẩm này tại khu vực của bạn.
RoHS:
Sản phẩm:	Evaluation Kits
Loại:	SoC FPGA
Dụng cụ để đánh giá về:	XCVM1802
Nhãn hiệu:	AMD / Xilinx
Quốc gia Hội nghị:	Not Available
Quốc gia phân phối:	Not Available
Quốc gia xuất xứ:	US
Kích thước:	1.698 mm x 18.992 cm x 24.13 cm
Loại giao diện:	CAN, Ethernet
Nhiệt độ làm việc tối đa:	+ 45 C
Nhiệt độ làm việc tối thiểu:	0 C
Điện áp cấp vận hành:	12 VDC
Loại sản phẩm:	Programmable Logic IC Development Tools
Số lượng Kiện Gốc:	1
Danh mục phụ:	Development Tools

Đã tìm thấy các sản phẩm:

Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô

Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.

Các thuộc tính đã chọn: 0

Lọc tài liệu:

Bảng dữ liệu

EK-VMK180-G-J Bảng dữ liệu

CAHTS:: 8471500090
USHTS:: 8471500150
JPHTS:: 847150000
TARIC:: 8471500000
MXHTS:: 8471500100
ECCN:: 5A002.A.4

Bộ công cụ đánh giá VMK180 sê-ri Versal™ Prime

Bộ công cụ đánh giá VMK180 sê-ri Versal™ Prime của Xilinx có ACAP VM1802 và đưa ra lối đi nhanh nhất để thiết kế ứng dụng bằng kiến trúc Versal. Bộ công cụ đánh giá VMK180 cho phép các nhà thiết kế tăng tốc khác biệt hóa phần cứng/phần mềm với cơ sở hạ tầng hệ thống được xây dựng sẵn. Cơ sở hạ tầng này được trang bị mạng trên chip có thể lập trình (NoC) và vỏ tích hợp IP tối ưu.