AS4C128M32MD2A-25BIN

Alliance Memory
913-4C12832MD2A25BIN
AS4C128M32MD2A-25BIN

Nsx:

Mô tả:
DRAM LPDDR2, 4G, 128M X 32, 1.2V, 134 BALL BGA, 400MHZ, Industrial TEMP - Tray

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Có hàng: 86

Tồn kho:
86 Có thể Giao hàng Ngay
Thời gian sản xuất của nhà máy:
20 Tuần Thời gian sản xuất tại nhà máy dự kiến để có số lượng lớn hơn mức hiển thị.
Tối thiểu: 1   Nhiều: 1
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
$19.68 $19.68
$18.25 $182.50
$17.68 $442.00
$17.25 $862.50
$16.50 $1,650.00
$16.08 $2,701.44
$15.51 $7,817.04
1,008 Báo giá

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Alliance Memory
Danh mục Sản phẩm: DRAM
RoHS:  
SDRAM Mobile - LPDDR2
4 Gbit
32 bit
400 MHz
FBGA-134
128 M x 32
5.5 ns
1.14 V
1.95 V
- 40 C
+ 85 C
AS4C128M32MD2A-25
Tray
Nhãn hiệu: Alliance Memory
Quốc gia Hội nghị: Not Available
Quốc gia phân phối: Not Available
Quốc gia xuất xứ: TW
Nhạy với độ ẩm: Yes
Kiểu gắn: SMD/SMT
Loại sản phẩm: DRAM
Số lượng Kiện Gốc: 168
Danh mục phụ: Memory & Data Storage
Dòng cấp nguồn - Tối đa: 130 mA
Đơn vị Khối lượng: 2.191 g
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.

Low-Power DDR2 SDRAM

Alliance Memory Low-Power DDR2 SDRAM are high-speed CMOS and dynamic-access memory internally configured as an 8-bank device. These DDR2 SDRAM feature 4-bit pre-fetch DDR architecture, programmable READ and WRITE latencies, auto Temperature Compensated Self Refresh (TCSR), and clock stop capability. The DDR2 SDRAM reduces the number of input pins in the system by using a double data rate architecture on the Command/Address (CA) bus. This CA bus transmits address, command, and bank information. These DDR2 SDRAM can achieve high-speed operation by using a double data rate architecture on the DQ (bidirectional/differential data bus) pins.