AS4C128M8D3LB-12BCNTR

Alliance Memory
913-4C1288D3LB12BCNT
AS4C128M8D3LB-12BCNTR

Nsx:

Mô tả:
DRAM 1G 1.35V 800MHz 128Mx8 DDR3 E-Temp

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Sẵn có

Tồn kho:
Không Lưu kho
Thời gian sản xuất của nhà máy:
8 Tuần Thời gian sản xuất tại nhà máy dự kiến.
Tối thiểu: 2500   Nhiều: 2500
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:
Sản phẩm này được Vận chuyển MIỄN PHÍ

Giá (USD)

Số lượng Đơn giá
Thành tiền
Toàn bộ Cuộn (Đơn hàng theo bội số của 2500)
$5.77 $14,425.00

Bao bì thay thế

Nsx Mã Phụ tùng:
Đóng gói:
Tray
Sẵn có:
Có hàng
Giá:
$9.29
Tối thiểu:
1

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Alliance Memory
Danh mục Sản phẩm: DRAM
RoHS:  
SDRAM - DDR3L
1 Gbit
8 bit
800 MHz
FBGA-78
128 M x 8
225 ps
1.283 V
1.45 V
0 C
+ 95 C
AS4C128M8D3LB
Reel
Nhãn hiệu: Alliance Memory
Quốc gia Hội nghị: Not Available
Quốc gia phân phối: Not Available
Quốc gia xuất xứ: TW
Nhạy với độ ẩm: Yes
Kiểu gắn: SMD/SMT
Loại sản phẩm: DRAM
Số lượng Kiện Gốc: 2500
Danh mục phụ: Memory & Data Storage
Dòng cấp nguồn - Tối đa: 72 mA
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

CAHTS:
8542320020
USHTS:
8542320032
MXHTS:
8542320201
ECCN:
EAR99

DDR3 Synchronous DRAM

Alliance Memory DDR3 Synchronous DRAM (SDRAM) achieves high-speed double-data-rate transfer rates of up to 1600Mb/sec/pin for general applications. The chip is designed to comply with all key DDR3 DRAM key features, and all of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with differential DQS pairs in a source synchronous fashion. These Alliance Memory devices operate with a single 1.5V ± 0.075V power supply and are available in BGA packages.

DDR3L SDRAM

Alliance Memory DDR3L SDRAM uses a double data rate architecture to achieve high-speed operation. The double data rate architecture is an 8n-prefetch architecture with an interface that transfers two data words per clock cycle at the I/O pins. A single read or write operation for the DDR3 SDRAM effectively consists of a single 8n-bit-wide, four-clock-cycle data transfer at the internal DRAM core and eight corresponding n-bit-wide, one-half-clock-cycle data transfers at the I/O pins. Alliance Memory DDR3L SDRAM is available in various package sizes.