SN65LVDS301ZXH

Texas Instruments
595-SN65LVDS301ZXH
SN65LVDS301ZXH

Nsx:

Mô tả:
LVDS Interface IC Programmable 27-bit display serial inter A 595-SN65LVDS301ZXHR

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Có hàng: 5,382

Tồn kho:
5,382 Có thể Giao hàng Ngay
Thời gian sản xuất của nhà máy:
6 Tuần Thời gian sản xuất tại nhà máy dự kiến để có số lượng lớn hơn mức hiển thị.
Tối thiểu: 1   Nhiều: 1
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
$5.70 $5.70
$4.37 $43.70
$4.03 $100.75
$3.67 $367.00
$3.49 $872.50
$3.37 $1,941.12
$3.27 $3,767.04
$3.21 $9,244.80
5,184 Báo giá

Bao bì thay thế

Nsx Mã Phụ tùng:
Đóng gói:
Reel, Cut Tape, MouseReel
Sẵn có:
Có hàng
Giá:
$4.84
Tối thiểu:
1

Sản phẩm Tương tự

Texas Instruments SN65LVDS301ZXHR
Texas Instruments
Serializers & Deserializers - Serdes Programmable 27-bit display serial inter A 595-SN65LVDS301ZXH

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Texas Instruments
Danh mục Sản phẩm: IC giao diện LVDS
RoHS:  
Serial Interface Transmitter
300 Mb/s
CMOS
LVDS
1.95 V
1.65 V
- 40 C
+ 85 C
SMD/SMT
NFBGA-80
With ESD Protection
Tray
Nhãn hiệu: Texas Instruments
Quốc gia Hội nghị: Not Available
Quốc gia phân phối: Not Available
Quốc gia xuất xứ: PH
Nhạy với độ ẩm: Yes
Pd - Tiêu tán nguồn: 44.5 mW
Sản phẩm: LVDS Interface ICs
Loại sản phẩm: LVDS Interface IC
Sê-ri: SN65LVDS301
Số lượng Kiện Gốc: 576
Danh mục phụ: Interface ICs
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

Chức năng này cần phải bật JavaScript.

CNHTS:
8542399000
USHTS:
8542390090
TARIC:
8542399000
ECCN:
EAR99

SN65LVDS301 27-Bit Parallel-to-Serial Transmitter

Texas Instruments SN65LVDS301 Programmable 27-Bit Parallel-to-Serial Transmitter device converts 27 parallel data inputs to 1, 2, or 3 Sub Low-Voltage Differential Signaling (SubLVDS) serial outputs. It loads a shift register with 24-pixel bits and three control bits from the parallel CMOS input interface. In addition to the 27 data bits, the device adds a parity bit and two reserved bits into a 30-bit data word. The pixel clock (PCLK) latches each word into the device. The parity bit (odd parity) allows a receiver to detect single-bit errors. The serial shift register is uploaded at 30, 15, or 10 times the pixel-clock data rate, depending on the number of serial links used. A copy of the pixel clock is outputted as a separate differential output.